首页 > 产品 >  算术函数  
  LMS12 - 12-bit Cascadable Multiplier Summer  
Features
  • 12x12位乘法器带流水线26位输出加法器
  • 加法器拥有26位输入端口、完全独立于乘法器输入
  • 可级联至形式视讯速率FIR过滤器(3位净空高度)
  • A、B和C输入寄存器独立启用以获得最大灵活性
  • 28MHz FIR过滤数据速率
  • 高速低功率CMOS技术
  • 84脚J-Lead PLCC封装
  如需要更多信息请拨打: 1-408-542-5400或发邮件至 info@logicdevices.com
部件号 封装 设计图
LMS12JC35
LMS12JC40
84脚塑料J-Lead芯片外壳 J3
*浏览PDF文件需要安装 Adobe Acrobat软件。
   
Resources
· 下载数据表
· 查看结构图
Copyright © 2002 LOGIC Devices Incorporated
反馈和建议
限制条款

Company Products Support Sales Home Chinese English