首页 > 产品 >  算术函数

35ns最坏条件乘法时间 低功率CMOS技术 全32位输出端口-不需要多路复用 二进制补码、未签名或混合运算数 三态输出 84脚J-Lead PLCC封装   如需要更多信息请拨打: 1-408-542-5400或发邮件至 info@logicdevices.com 部件号 封装 设计图 LMU18JC35 LMU18JC45 84脚塑料J-Lead芯片外壳 J3 *浏览PDF文件需要安装 Adobe Acrobat软件。   　 · 下载数据表 · 查看结构图

Copyright © 2002 LOGIC Devices Incorporated 反馈和建议 限制条款